SOPC嵌入式系统和纯FPGA逻辑设计到底有什么区别？

纯FPGA设计里，你写的Verilog最终全部变成PL端的硬件门电路，数据通路由时钟周期驱动，没有"执行"这个概念，只有"并行发生"。SOPC系统（以ZYNQ为例）在芯片内部多了一颗ARM Cortex-A处理器（PS端），你可以在PL端写RTL硬件逻辑，也可以在PS端跑C代码，两者通过AXI总线、共享BRAM、DDR内存进行数据交互。

落到具体项目：做一个多通道温度采集。纯FPGA方案，ADC数据进来后滤波、均值、阈值判断全用RTL写，功耗低但改算法要重新编译整个工程。ZYNQ方案，ADC数据经PL端FIFO暂存，AXI DMA写入PS端DDR，C代码跑滤波和协议打包，再通过UDP发给上位机。改算法？改C代码重新编译PS固件就行，PL端不动。

面试高频问题"为什么选SOPC"，核心回答：高速实时路径（采样、FIFO、时序对齐）交给PL，复杂可迭代逻辑（滤波、协议栈、调试接口）交给PS，各取所长。

学SOPC嵌入式系统，哪几个典型实例必须过一遍？

按依赖关系排，别跳步：

实例一：ZYNQ最小系统 + EMIO UART打印。 跑通Vitis与Vivado联调，理解MIO固定引脚和EMIO可编程引脚的区别，把"Hello World"从串口吐出来。大概一周能搞定，目的是建立软硬件交互的体感。

实例二：UART中断 + 指令帧解析。 上位机发"0xAA 0x01 0x05"这样的帧，PS端收中断，解析出指令号，触发PL端切换LED闪烁模式或启动DDS波形。重点是中断向量表怎么注册、逻辑端中断信号怎么拉高拉低。

实例三：AXI总线三件套。 分别实现AXI_LITE（寄存器读写）、AXI_STREAM（数据流传输）、AXI_FULL（地址加数据全交互），这是PL和PS之间最核心的数据通道，也是后续所有复杂项目的基础。

实例四：DDR读写 + UDP数据上传。 PL端采集数据经DMA搬进PS端DDR，C代码读出来组UDP帧，上位机收包后用MATLAB画波形。这一步做完，你手上就有一个完整的"采集-存储-传输-可视化"闭环项目，简历上写得出去。

实例五（进阶）：GT收发器 / SRIO / Aurora光口。 涉及8B10B编码、多相时钟、跨时钟域设计，这一步开始有真正的岗位区分度。面试被问"做过什么高速接口"，答得上来就过了第一道筛。

每个实例做完都能独立复述设计思路和踩过的坑，比刷十篇博客管用。

SOPC设计的核心不是会写Verilog或会写C，而是把软硬件边界划清楚，各取所长。

思考：一个200MHz采样、后端要跑卡尔曼滤波的雷达信号处理系统，你会怎么切分PL和PS各自的职责？

不确定自己现在该从哪一步切入？点右下角客服窗口，说说你的背景（在校学生/软件转硬件/自学爱好者）和目前卡住的具体问题，我们的FPGA讲师会帮你梳理一条从入门到完整项目的最短路径，不绕弯。

未经许可，禁止转载！