### MATLAB算出的IIR系数，直接写进FPGA能跑吗？

不能直接搬。MATLAB的Filter Designer输出的是双精度浮点系数（约15位有效数字），而FPGA里你大概率用16bit或32bit定点。问题出在三处：

系数量化误差：bilinear变换算出的极点位置对量化极其敏感，截断到定点后，原本稳定的滤波器可能直接失稳。用filtquant做量化仿真，观察频率响应偏移量，再决定小数位数。

状态变量溢出：IIR是递归结构，内部节点值域远大于输入信号。不加scale factor，中间结果溢出，波形直接炸。导出系数时把ScaleFactors一并处理，别只拷系数。

时序与流水线：一个biquad至少3个乘法加2个加法，100MHz以上必须插流水线。MATLAB不关心你的Fmax约束，这步得自己规划寄存器级数。

实操路径：MATLAB设计→fixquant导出定点系数→SystemVerilog写biquad级联→ModelSim对比浮点波形→上板用ILA抓信号，和MATLAB画出的响应曲线对图。

IIR和FIR在FPGA上到底怎么选？

一句话：线性相位需求选FIR，资源紧张选IIR。IIR用3～5级就能做到FIR四五十级的等效滤波效果，但相位是非线性的；FIR天然线性相位，代价是阶数高、乘法器多、面积大。音频或通信中频处理对相位敏感，优先FIR；雷达信号处理或资源受限场景，IIR更划算。

总结：IIR上FPGA的坑不在算法，在量化、溢出和时序三件事。把这三步走完，滤波器就稳了。

思考题：采样率50Msps、系统时钟25MHz，你打算IIR用几级、每级插几级流水线？点右下角会话窗口把场景发过来，讲师帮你算。

如果你正卡在IIR定点化、biquad级联时序或DSP IP选型上，宸极教育数字信号处理阶段从理论推导到FPGA完整实现做了全覆盖，含SystemVerilog代码、仿真验证和上板调试全流程。点右下角客服窗口，描述你的项目需求，我们给你一份针对性的学习路径。

未经许可，禁止转载！